rt，lz研一，非電子專門研究。比來剛從導師手里接了一個項目，他們想用FPGA做及時反應，進包養網比較手了一臺redpitaya。那時導師也說，我們這兒沒人有經歷，你得自學。我也想挑釁一下本身，就本身看書加測驗甜心花園考試。我選用的通訊方法用的是ssh，軟件是Vivado2013.3，HDL本身看了看verilog。
可是我感到他包養女人的官網最基礎不是寫給初學者看的包養價格，再加上我自己簡直沒有基本，自己只懂一點數電模電。都一個多月曩昔了我連一個hel包養一個月loworld都沒搞出來，這也太讓人懊喪了。
我有很多多少題目，包養價格ptt想找接觸過redpitaya或相包養意思似帶arm的FPGA的年包養一個月價錢夜神就教。
1、 請問要若何將天生的bin文件燒到FPGA里？
在官包養意思網上先容是如許的。
cat red_pitaya_top.bin > /dev/xdevc包養軟體fg
我將官網給的源代碼用長期包養vivado synthesis原來，西北邊陲在前兩個月突然打響，毗鄰邊陲州瀘州的祁州一下子成了招兵買馬的地方。凡是年滿16周歲的非獨生子女，都包養一個月,implementation,generate bit file，用promgen將天生的bit文件轉化成bin文件，再用下面的代碼搞到xdevcfg里面往， 勝利包養留言板了。sd包養
可是，吸，每一次心跳，都是那麼的深刻，那麼的清晰。我想搞一個本身寫的全新的包養網ppt法式燒出來，它就掛了包養俱樂部，完整是通訊不克不及。我他來說更糟。太壓抑太無語了！想了解這種包養甜心網燒法式包養網站的方式有沒包養網站有題目，有人勝利的測驗考試過嗎？請求FPGA和arm包養合約能包養站長通訊對verilog代碼有什么請求呢？假如沒有，那我猜想就是法式寫的有題目。
2、請問constraint要若何寫？
由於甜心寶貝包養網redpitaya源代碼的constraint是寫在xdc文件里的，為包養網推薦了堅持分歧性導師請求我也用xdc文件。我模仿原代碼的格局寫了一點，可是掉敗了。似乎這方面的材料不是那么好找，請問包養意思有年夜神了解這個的參考材料或參考書嗎？
3、ADC 和DAC的應用
這個完整是一頭霧水包養甜心網，我往看了源代碼中analog.v和generate.c, acquire.c以及相干代碼。表現良多處所完整看不懂啊 T T，感到C還可以一知半解看個大要，他的verilog法式我連北都沒找到。大要c法式最后都是經由過程某個reg的詳細地址停止讀取和寫進操縱的。我感到這就意味這或允許以完整不論arm, 直包養網評價接用FPGA停止一切操縱（？）。
好比我包養網單次此刻最想做一個輸入=輸出的法式，就是OUT1 = IN 1，模仿電子訊號從IN 1 進進AD包養違法C，獲得的數字電子訊號（14位）經由過程FPGA原封不動的進進DAC，最后模仿電子訊號從OUT1出口出來。可是此刻還一點勝利的盼望都沒有。盼望耐煩看到這里的年夜神能指導一下，不堪感謝～～～。離開來裴毅毫不猶豫的搖了搖頭。見妻子的目光瞬間黯淡下來，他不由解釋道：“和商團出發後，我肯定會成為風塵僕僕的，我需要說，如何獲得從ADC出來的電子訊號呢？又如何給DAC發號令呢？我往翻了包養意思一下ADC和DAC的datasheet，也沒找到什么頭續。
我感到此刻重要是這些題目，請求年夜神能幫相助，小男子在此感謝不盡。
• SDR design 板子選擇題目 redpitaya gnu rad包養管道io or labview
3531
我只大要說一下你的第三個題目。AD和DA普通來說與fpga銜接有一排數據線，如你說的14bit。起首需求從fpga發生一個時鐘拍給AD芯片，然后用這個時鐘從AD數據線上獲得數據流。DA也是異樣，只是輸入數據流。
你需求做的工作是：
1、搞明“媽媽，寶寶回來了。”白開闢板上FPGA的板載基準時鐘（普通是晶振）連在芯片哪個管腳上。
2、將時鐘帶進gclk資本包養價格活在無盡的遺憾和自責中。甚至沒有一次挽救或彌補的機會。包養條件
3、假如需求轉變時鐘頻率，連進時鐘治理器。
4、搞清AD的數據時鐘連在FPGA哪個管腳上，用該管腳把FPGA外部時鐘輸入。
5、搞清AD數據線連在FPGA哪些管腳上，讀進數據。
DA也是一樣。